平4-25166 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5 25/065 H 01 L 25/07 25/10 25/11 25/18 1/18 3/34 // H 05 K

識別記号 庁内整理番号 @公開 平成 4年(1992) 1月28日

6736-4E 6736-4E

7638-4M 7638-4M 25/08 25/14

審査請求 未請求 請求項の数 2 (全7頁)

60発明の名称

半導体装置および半導体装置の製造方法

願 平2-130665 20特

願 平2(1990)5月21日 22出

明 者 四発

竹

信 逸 大阪府門真市大字門真1006番地 松下電器産業株式会社内

明 者 @発

田 畑

贀

大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

弁理士 栗野 重孝 阳代 理 人

外1名

明 细门

1、発明の名称

半導体装置および半導体装置の製造方法

2、特許請求の範囲

(1) 対向する2辺に接続電極を有する第1の半 導体チップと対向する2辺に接続電極を有する第 2の半導体チップとを互いに直交させて重ね、前 記第1の半導体チップの接続電極と前記第2の半 導体チップの接続電極にリード部材が接続され、 前記第1および第2の半導体チップの接続電極か ら導出したリード部材が回路基板の配線電極へ接 続されていることを特徴とする半導体装置。

(2)対向する2辺に接続電極を有する第1の半 導体チップの接続電極にリード部材を圧接、接続 する工程と対向する2辺に接続電極を有する第2 の半導体チップを前記第1の半導体チップとを直 交させて重ね、位置固定する工程と前記第2の半 進体チップの接続電極にリード部材を圧接、接続 する工程と前記第1、 第2の半導体チップの接続 既極に接続されたリード部材を所望の長さに切断、

-1-

成形する工程と前記第1、 第2の半導体チップの 接続電極に接続されたリード部材を回路基板の配 線電極に接続する工程から成ることを特徴とする 半導体装置の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体装置およびその製造方法、特に 回路基板への半導体チップの実装方法に関するも のである。

従来の技術

第3図は半導体チップの実装方法の一つである フィルムキャリァ実装方式を示したものある。 1 は半導体チップ、 2 は接続電極、 3 はパンプ、 4 はフィルムキャリァ、5はリード、8は回路基板、 9は配線電極、10は保護樹脂である。半導体チ ップ1の接続電極上2にパンプ3を例えばメッキ 法で形成し、ポリイミド・ガラスエポキシ等の有 機材料から成るフィルムキャリァ上4に極めて薄 い銅箔を形成し、エッチングによってリード5を 形成し (第3図-A)、このリード5の先端部と

半導体チップ 1 に設けられた接続電極 2 とバンプ 3 を加圧治具 6 を用いて圧接し、接続を行う(第 3 図 - B)。 リード 5 に半導体チップ 1 を接続したフィルムキャリァ 4 は打ち抜き工程によって所望の長さに切断し、 同時 7 が形った回路 塔板 8 の配線電極 9 とりード 5 を位置合わせ後、 加圧治具 6 による熱圧着又、 は の 5 に保護機能 1 0 で封止を行なわれるものであった(第 3 図 - E)。

発明が解決しようとする課題

しかしながら従来における半導体装置の製造方法においては近年における電子機器のポケッタブル化とより多機能・高性能化の要望が高まりつつあり、従って、対応すべく数多くの半導体チップを髙密度に実装する必要性が今まで以上に不可欠となる。従って、下記における問題点が生じていた。

1) 従来、フィルムキャリァで実装される半導体

-3-

本発明は、上記の問題点を解決するため、対向する2辺に接続電極を有する構造の半導体チップ同士を互いに直交、重ねた状態で位置固定させ、両者の半導体チップの接続電極とフィルムキャリァのリードを接続し、半導体チップの接続電極から導出したリードを回路基板の配線電極に接続させ両者の半導体チップを回路基板上に搭載するものである。

作用

本発明は前記した構成により、 対向する 2 辺に接続電極を有する構造の半導体チップ同士を互いに直交、 重ねた状態で位置固定させ、 両者のリード を接続し、 リードの導出方向を 4 方向にすると で 4 辺に接続電極を有する 構造の 半導体チップ と にば同じ占有面積でかっ、 複数個の 半導体チェップ を同時に実装出来又、 種類が異なる 半導体チェップ を同時に実 で 1 で 2 で 3 に 5 で 8 で 8 に 5 で

寒 施 例

チップの回路基板への搭載は1次元的に行われるため回路基板の有効実装面積には限りがあり、多数の半点体チップの搭載には限界が生じる。

- 2) 回路基板への半導体チップ搭載数の増大により半導体チップ間および、外部端子間の配線長が増大し、このことによって信号伝搬経路が長くなり信号処理速度の低下、さらには外界のノイズの影響を受けやすくなり電子機器の性能が著しく低下する。
- 3) 異種の半導体チップ(例えば、 MOS型素子、 バイポーラ素子、 化合物素子等)を回路基板に搭 載する際、 の実装が個々に行われるため、 異種の 半導体チップの利点を生かした電子機器への搭載 が非常に困難となり電子機器の高性能化の障害と なるという問題点を有していた。

本発明はかかる点に鑑み、極めて簡易な構成でかつ、簡単な方法で半導体チップを回路基板に高密度で実装せしめ、小型・高機能・低コストな電子機器を提供することを目的とする。

麒廟を解決するための手段

-4-

本発明における実施例を図面を用いて詳しく説明する。第1図は本発明における半導体装置の構成図、第2図は本発明の半導体装置の製造方法を示した工程図である。 a は第1の半導体チップ、b は第2の半導体チップ、

11は接続電極、12はリード、13はパンプ、14は回路基板、15は配線電極である。第1回(A)は対向する2辺に接続電極11を存した構造の半導体チップ a, b同世を互で実装したで実装して3、たってある。同図(C)は同図(C)は同図(C)は同図(C)に断面構造図、のり見た断面構造図、のり見た断面構造図である。半導はチップ a を移れており、個々の半導体チップ a, bの接続電極11へのリード12の接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を接続電極11を存の半導体チップ a, bの接続電

極11と相対したリード12を設けたものを用いることが出来る。 半導体チップ a, bの接続電極11とリード12との接合はバンプ13を介して一括に行われ、 回路郵板14の配線電極15と接続されている。

次に本発明の半導体装置の製造方法について第 2 図を用いて説明する。対向する 2 辺に接続電極を有する半導体チップ a, b を互いに直交した状態で重ね (第2 図 - A)、接着樹脂等により (図示せず) 直交させた状態で重ねて位置固定させる (第2 図 - B)。 直交させた状態で重ねて位置固

定した半導体チップ a、 b の 接続電極 1 1 とフィルムキャリァ 1 6 のリード 1 2 とを互いに位置合わせを行う(第 2 図ーC)。 第 2 図(D)と第 2 図(E)はそれぞれ半導体チップ a、 b の接続電極 1 1 とフィルムキャリァ 1 6 のリード 1 2 との位置合わせの状態を示したものである。 半導体チップ a、 b の接続電極 1 1 とフィルムキャリァ 1 6 のリード 1 2 との位置合わせ後、 加熱した 加圧 治具 1 7 を用いて半導体チップ a、 b の接続電極

-7-

る。又、さらにはコンピュータ・メモリカード等で観機器に用いられるメモリモジューを攻撃することによりを本発明の方法により、大きにより、大きにより、大きにはない。 さらにはないでは、大きにはないでは、大きには、外界のノイズの影響に無関係などのと、大きになるとができ、その実用的効果は極めて、い。

4、 図面の簡単な説明

第1図(A)~(C)は本発明の実施例における半導体装置の構成斜視及び断面図、第2図(A)~(I)は本発明における半導体装置の製造工程図、第3図(A)~(E)は従来における半導体装置の断面工程図である。

a … 第 1 の 半 導体 チップ、 b … 第 2 の 半 導体 チップ、 1 1 … 接続 電極、 1 2 … リード、 1 3 … バンプ、 1 4 … 回路 基板、 1 5 … 配線 電極、 1 6 …

1 1 とフィルムキャリァ 1 6 のリード 1 2 とを熱 圧着で接合する(第2 図ード、 G)。 半導体チッ プ a、 b の接続電極 1 1 とフィルムキャリァ 1 6 のリード 1 2 の接合後、フィルムキャリァ 1 6 よりリード部 1 2 を打ち抜きと同時に重ね合わされた半導体チップ a、 b から導出するリード 1 2 を 所定の形状に成形し、回路甚板 1 4 の配線電極 1 5 と位置合わせし、半田付等によって電気的な接続を行うものである(第2 図ー H、 I)。

発明の効果


以上説明したように、本発明によれば、対向する2辺に接続電極を育する半導体チップを互いには 直交した状態で重ね合わせて積層し、フィルムキャリァ実装方式によって実装することによりを終めて高密度な実装が可能となり、異種の半導体チップとバイポーラ型 半導体チップを組み合わせたBYCMOSモジュールが極めて容易にかつ、低コストに実現出来、 電子機器の性能を著しく向上することが可能とな


-8-


フィルムキャリァ、17…加圧治具。
代理人の氏名 弁理士 栗野重孝 ほか1名

--433---



























第 2 図







第 3 図






第 3 図





第 3 図



PAT-NO:

JP404025166A

DOCUMENT-IDENTIFIER:

JP 04025166 A

TITLE:

SEMICONDUCTOR DEVICE AND MANUFACTURE

THEREOF

PUBN-DATE:

January 28, 1992

INVENTOR-INFORMATION: NAME TAKEHASHI, NOBUTOSHI HATADA, KENZO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO:

JP02130665

APPL-DATE:

May 21, 1990

US-CL-CURRENT: 257/686

ABSTRACT:

PURPOSE: To enable a semiconductor chip to be densely mounted by a method wherein semiconductor chips provided with connection electrodes at their opposed sides are made to overlap crossing each other at a right angle and laminated, and the chips are mounted in a film carrier mounting method.

CONSTITUTION: Semiconductor chips a and b provided with connection

electrodes 11 at the opposed sides are made to overlap crossing each other at a right angle and fixed in position, the connection electrodes 11 of the semiconductor chips a and b are connected to leads 12 of carrier films, and the leads 12 are led out in four directions. Therefore, two or more semiconductor chips can be mounted at a time occupying the same area with a semiconductor chip provided with connection electrodes at its four sides, and semiconductor chips different from each other in type can be easily modularized. By this setup, an electronic equipment miniaturized and high in function can be easily obtained.

COPYRIGHT: (C) 1992, JPO&Japio